电磁兼容的设计方法介绍(3—5)
七﹑阻抗的大小
在前次的共模和异模讨论中有提到﹐共模Vcm电压的产生﹐是和共模电流及接地阻抗的大小有关﹐也就是
VCM = ICM X RG
一般来说Icm的电流往往不是我们所能控制﹐但是RG却是可以透过接地和屏蔽的方式来降低﹐因为能适当的降低RG﹐则相对的VCM就会降低﹐而噪声的辐射自然就跟着减小﹐至于要使得ICM 降低﹐通常要处理到时脉频率(Clock)以及IC组件上的电压﹐这样往往会明显影响到产品的功能和稳定性﹐除非不得已一般是不考虑如此的做法。
从阻抗的观点来看﹐首先就是要讨论到电路板上的阻抗﹐就是一般典型的layout走线﹐每英寸（Inch)约有20nH的电感存在﹐也就是2.45公分长的走线﹐其线上所存在的电感将近有20nH。
线上的阻抗跟对策有很大的关系﹐很多问题就在这个地方﹐通常要注意的有两个问题﹐第一个就是电感﹐第二个就是频率。
从电感上来说﹐当走线愈长则相对上的电感也就会愈高﹐这就是一般在Layout时常常会提到的一个观念﹐Clock的走线要尽量短不可走的太长﹐不过实际的layout上也不一定是如此。
另外一个重点就是从频率的角度来看﹐假设信号是跑1MHz时﹐线上的阻抗为1Ω ﹐那幺当信号变成100MHz时﹐则线上的阻抗便不会是1 Ω ﹐可能变成100 Ω ﹐而当信号变成1GHz时﹐那这时的阻抗可能达到1000 Ω 。
这个1K Ω的阻抗﹐会使得原先相对于1MHz的VCM﹐增加了1000倍的电压强度﹐也就是同样的电路layout﹐但是跑不同的信号频率时﹐整个噪声的能量是不同。
这也就是为什幺从一般的电路设计圈﹐往往根本无法看出EMI的问题﹐因为电路图上所考虑的都是Clock信号的处理﹐并不是针对高频谐波的噪声所规划﹐因此很难从产品设计的 电路图要找出EMI的问题﹐如果信号是跑1MHz﹐从电路图上可以逐步的确认其信号的流向以及特性﹐但是相对于1000MHz的谐波噪声﹐则根本完全无法从电路图中分析得来﹐因为它的路径和方向﹐并不是照着电路图的信号径流程来走。
另外一个最常被忽略的阻抗问题﹐就是接触压力的问题﹐很多金属产品在机壳接缝和密合的地方﹐看起来虽然皆有导通﹐事实上对高频的噪声来说﹐可能还是没有完全导通﹐也就是它所存在的阻抗很大。
很多人会习惯用电表﹐去量两个接触是否有导通﹐事实上电表的导通只是针对直流电去测量﹐这和实际上跑的100MHz或是1GHz噪声是不同的﹐接触压力的阻抗﹐会随着两金属面之间压力的增加而降低﹐一般来说﹐用销螺丝上锁来固定两金属面接触的方法﹐这时的压力阻抗是最小。
而常常被用来做为加强接地及屏蔽效果的铜箔或铝箔﹐在使用上也必须要注意﹐正确的铜箔贴完后﹐要用力的把它压平（铜箔压平时﹐千万别直接用手去压﹐容易割伤）﹐因为铜箔的胶虽然是导电胶﹐但是没有把铜箔压到很平﹐对高频的阻抗会有很大的差别﹐有时在噪声的抑制的效果甚至会差到10dB以上。
图十二即为一个图标的说明﹐在两个金属面之间所存在的压力阻抗﹐左图为两金属面并没有很强的密合压力﹐这时虽然低频都有导通﹐可是对高频的信号来说﹐只有部分的导通﹐而在右图因为两金属面间能有密合的压力存在﹐所以高低频的导通效果都很好。
阻抗低除了相对所产生的共模电压降低外﹐对于一些高频噪声导流到大的接地面上﹐也是有很大的帮助﹐在许多高噪声的组件上﹐一般的处理除了隔离的方式外都是用疏导的方法﹐如果隔离无法达到降低噪声的效果﹐则可以使用疏导的方式﹐让组件上的噪声能快速的流到大的接地面上﹐这时如果彼此连接的阻抗很高﹐则这些组件上的噪声就不容易快速的流到接地面。
八﹑典型电路应用的说明
在讨论了许多共模﹑异模和阻抗的问题﹐这里我们针对一个典型的电路来做一个说明。
事实上常常处理EMI修改的工程人员﹐都了解一件事情﹐就是实务上的对策方法和一般书本文章介绍的方法﹐都有很大的一段距离﹐这是因为通常在研究讨论时﹐为了方便起见﹐一开始就会省略了许多的参考因素﹐但是实际上的电子产品不可能是如此的。
在此我们以图十三的一个典型的电路来说明﹐在图中有两个反向器分别处理不同的信号﹐反向器1是当作一个时脉的缓衡器（clock buffer）﹐而反向器2则是在I/O电缆上驱动一个输出信号﹐在电路板上的电源供应的铜线﹐其每英寸约有20nH﹐对100MHz频率而言﹐走线的阻抗每英寸约在10到20之间。
由于这两个反向器都是使用相同的Vcc及Ground回路﹐所以即使在输出的反向器2﹐其本身所驱动的是一个没有震荡的信号﹐但是反向器1所产生的共模电压﹐还是会透过走线﹐使得反向器2输出信号随着时脉信号而上下震荡。
此共模信号的能量是和反向器2无关﹐在这个例子中﹐ 其可能达到200 milli伏特﹐这种电压所产生的辐射﹐很容易超过一般EMI的规格。
这个例子说明了我们在对策时﹐很容易忽略的问题﹐许多人在发现I/O部分噪声很高﹐就会把修改的重点放在反向器2的上面﹐ 但是事实上﹐整个共模噪声电压主要是由反向器1所造成。
如果从Vcc及Ground回路的观点来看﹐可以很清楚的了解﹐由于反向器2的电源的和接地都是从反向器1这边过来的﹐所以对整个噪声信号﹐如果由反向器2的角度看﹐相当于一个loop的回路存在﹐当这个回路愈大﹐则在I/O部分所辐射的噪声能量也会更强。
若没有把整个问题了解﹐则可能会花很多的时间在反向器2上做抑制处理﹐这时你会发现不管怎样的衰减信号﹐却都是没有效果﹐因为噪声源并不是在这边。
在图十三中还有个重点﹐就是外接的屏蔽电缆﹐大部分的人都知道屏蔽电缆的接地包覆层﹐要能够充分大面积（360度）整个屏蔽的效果才会好。
但是在这个例子中﹐可以看到图的最右边﹐其屏蔽层（虚线部分）是连接到产品的电路板上的接地点﹐也就是Vg的点﹐这种接地的方法是错误的﹐这样反而会使得I/O屏蔽电缆上辐射的噪声更高。
这一点也是许多工程人员犯错的地方﹐因为I/O屏蔽电缆的接地﹐必须谨慎的选择干净大面积的接地﹐也就是在图中最右边金属机壳的接地相当于大地﹐这样才能发挥屏蔽的效果。
若把I/O屏蔽电缆接到电路板上的接地点﹐由前面的讨论中已经知道﹐在这个接地上存在着许多的共模电压噪声﹐这时原先存在的这些共模电压﹐都会透过屏蔽电缆的接地层辐射到空中﹐而使得噪声变的更高﹐因此接地对电磁干扰的抑制虽然很重要﹐不过不正确的接地反而会使得辐射变得更大。
要如何事先判断电路中﹐哪些接地是比较好哪些是比较差﹐通常是非常困难的﹐而且常常也容易误判﹐但在实务运用上﹐一般倒是很简单﹐也就是我们只要将接地隔离以及接触﹐然后直接比较这两种情形下﹐产品所辐射出来噪声的高低﹐很快就能知道是否需要加强接地效果或者根本不能在这一点下地。
就是说如果把某个接地点连接后﹐在实际测试时﹐发现噪声并没有如预期中的降低反而升高﹐那幺这个接地点就是不能下地的点﹐而如果将某个接地点连接后﹐实际测试时﹐噪声明显的降低那幺这个点就是良好的接地点。
当然这些方法已经是属于事后的判断﹐有时对于产品设计上并没有多大的帮助跟了解﹐不过透过这种正确的判断方法﹐可以在后继的产品改版设计中﹐正确的找到问题并且妥善的处理。
图十三我们可以把它简化成一个较简单理想的电路来看﹐这样更能容易了解﹐我们可以把它看成一个浮动的震荡器﹑一条附加的线和一条地线如图十四。
这个图的左边相当于把图十三简化后的情形﹐而右边则是把它分解成为一个纯的异模成分和一个纯的共模成分。
一般来说﹐异模的辐射和共模相比较是相对较小﹐也就是大部分的噪声辐射往往都是从共模中所产生﹐在图十三的右边我们可以看到﹐共模信号是和存在的共模电压和天线的有效长度成正比﹐而由电流回路产生的辐射﹐也是正比于这些电流所流经过回路的面积﹐另外共模电压由前面的讨论中可以知道﹐它又跟线上的阻抗有关系。
这些分析对实际上产品的EMC设计有什幺帮助呢﹖我们可以归纳一下整个共模辐射到底和哪些因素有关 系呢﹖
第一个就是共模电压﹐而这个共模电压又和整个线上所存在的阻抗有关系﹐第二个是电流的回路﹐当这个电流回路所绕的面积愈大﹐则其所产生的辐射疚会愈强﹐最后一个就是天线的有效长度﹐因为所有的噪声辐射能量﹐都要透过天线的机制才能将能量传递到空中﹐这三个重点其实就是EMC设计及对策时﹐所最需要处理注意的地方。
九﹑电路板设计的考量
在前章节有提到噪声辐射的主要来源有三个﹐一个是共模电压﹐一个是电流回路﹐另一个则是天线的长度﹐因此我们在电路板设计和Layout时﹐如何处理这些问题呢﹖也就是如何把这三个观念﹐充分运用在实际的电子产品设计中﹐便是本节所要讨论的重点了。
当然我们第一个面临的课题﹐就是降低共模电压（VcM）﹐共模电压是存在哪边呢﹖基本上共模电压就是存在于接地上的噪声电压﹐在第六节中的共模和异模讨论中已有分析VCM = ICM X RG﹐因此我们第一个要降低ICM噪声回路电流的大小。
而这个ICM怎幺来的呢﹖在图十三中可以看到在反向器1和反向器2中﹐分别有I1﹑I2的回路电流存在﹐因此ICM和电路板使用的组件有关﹐因此队了改变组件外﹐并无其它较好的方法来降低这个参数。
在实际运用上有些对策工程师会考虑在重要IC组件的接地脚位上﹐加一些电感及bead的组件﹐希望能达到降低ICM的效果﹐事实上这个方法是一个错误的方法﹐因为从VCM = ICM X RG的角度来看﹐加上bead往往只会提高了RG的阻抗﹐这反而会使得VCM 值更大噪声反而变得更差﹐当然大某些情况下﹐在一些IC组件的接地脚位﹐适当的预留bead脚位﹐然后对策时加上bead﹐有时也能改善某些噪声的辐射。
在RG的考虑上则从图十三中可以看到﹐不同的回路电流有着不同的阻抗存在﹐这是因为各各回路电流所走的路径是不相同的﹐就一般的电路板layout走线来考量﹐如果假设噪声为100MHz的频率﹐则每一英寸（2.45cm）的长度约有12.5Ù 的阻抗﹐也就是回路电流走的愈远﹐那幺相对于共模电压也就会变大。
在前面已提到回路电流ICM往往无法降低﹐而和使用的组件本身特性有关﹐因此如何降低回路阻抗﹐则是设计上一个重要的方向﹐也就是在电路板layou香﹐如何规划重要IC组件都能有最低的回路阻抗﹐即为EMC layout的重点。
而第二个影响因素回路电流所绕的面积﹐也就是噪声辐射和电流回面积成正比﹐当回路面积愈大时﹐则相对产生的辐射时也会愈大。
很多设计工程师或EMC对策工程﹐往往无法了解适当控制回路阻抗的重要与效果﹐而将重点放在一些Clock信号的处理上﹐在此笔者用一个实际电路板Layout的范例来计算说明这些差异。
上两个图为同一个IC组件﹐但是接地回路的走法是不同的差异﹐首先来计算这两种不同layout上所产生的VCM 大小。
VCM 15=ICM X 12.5 Ù x 9inch=112.5ICM
VCM 16=ICM X 12.5 Ù x 5inch=62.5ICM
VCM 15和VCM 16分别代表图十五和图十六的共模电压﹐由于走的路径长度不同﹐
所以产生的共模电压也是不相同﹐接着计算由共模电压所引起的辐射大小﹐在先前也有提到辐射大小和其所绕的面积成正比
R15 = 112.5ICM x 2inch x 3inch= 625ICM
R16 = 62.5ICM x 2inch x 1inch= 125ICM
R15 和R16分别代表图十五和图十六的辐射量﹐这两着的差异可以计算如下
201ogR15/R16 = 625ICM /125ICM =201og5 =14dB
从上述的计算中可以知道﹐虽然我们无法确实计算出图十五的实际噪声辐射大小﹐但是我们可以知道图十六的layout方式﹐会比图十五小了14bB的辐射量﹐假若图十五的辐射为40dB﹐那幺重新layout后噪声会降低为26dB﹐也就是说如果为30dB,那幺这个产品就可以由原来超过10dB﹐变成比值低4dB。
由这个实例分析来看﹐电流回路走线的长短和回路所绕的面积﹐就是决定EMC电路板layout的原则和方向。
当然上述的范例是以单面板来考量﹐而现在大部分的电子产品基于轻薄短小的应用﹐几乎都是经多层板来处理﹐在多层板上的应用﹐基本上还是相同的思考逻辑﹐只昌较为复杂。
影响共模辐射最后一个因素就是天线﹐一般来说﹐天线的辐射机制较为复杂﹐这部分的讨论将留待合续章节再详细说明介绍。
基本上天线的考量都和产品内外的连接线有关﹐也就是在产品内部和外部的一些导线﹐都有可能成为造成共模辐射的天线﹐至于是吗一条﹐一般来说是无法事先计算或是预估出来﹐这也是EMI最困扰的地方﹐因为噪声的辐射对产品的设计来说﹐椒一个不要的信号﹐这些都不是在实际中所要考量的东西﹐计算这些东西对产品中那些连接线椒造成辐射的来源﹐并进而做适当的对策处理。
整体而言﹐电路板layout的设计考量﹐就是从阻抗和回路面积来着手,这一部分在设计早期时就必须决定好,否则事后要另外处理,往往是非常困难,
而天线的诊断则是属于较后期的考量,经过产品的实际测试后,利用诊断方法找到产生辐射原因的连接线,然后再加以有效降低噪声。
十、基本辐射来源时脉信号(Clock)
在数字电路里面最强的高频电压和点六,一般是由时脉信号(Clock)所产生,由于时脉的作用主要是提供一各方波震荡信号,而使得电子产品能够适当的运作在电路上为了减小时间的不确定度,通常设计时会采用较快的上升时间(rise time )和较高的驱动能力(drive capability)来达到较佳的功能特性。
但是从EMI的噪声辐射角度来看,这些快速的上升时间和较大的驱动能力,往往是造成噪声变得较大的主因,因此若能使上升时间变慢并且降低驱动能量,那么就能有效的降低高频噪声的辐射,也就是说对于时脉信号的电流和上升时间,都必须要有所,这也是处理时脉信号的原则。
事实上,处理这两个地方往往和R&D设计的考量是相反的,这也就是在先前的文章中一直有提到,为何处理EMI的问题并不是一开始就朝时脉信号着手,虽然时脉是基本的辐射来源﹐但是它也是整个电子产品运用的关键﹐因此在这边做一些噪声抑制处理﹐很容易影响到产品本身功能的特性与品质。
时脉信号是产生一个理想的方波信号﹐通常若是一个理想的方波﹐则其相对在频域中的谐波﹐会以6dB/octave的方式衰减﹐也就是愈到高步时其辐射量会愈小﹐如果我们把升时间tr加长﹐那幺相对于频域中的高频谐波﹐会以12dB/octave更快的速度衰减﹐参考图十七的说明。
在图十七可以看到有两个因素可以决定不同的频谱衰减曲线﹐一个即为上升时间tr,当tr愈大时﹐则在频域中的衰减崩溃点会愈小﹐因此愈是高频的噪声其衰减会愈快﹐另外一个就是时脉电流的大小﹐此点会影响到整个频谱上谐波的强度大小﹐电流愈大时﹐则相对在频谱上也会产生较大的噪声强度。
从上面的分析中可以给我们一个思考方向﹐也就是在产品设计是如何选择适当的IC组件﹐而能适当的减低噪声的辐射﹖这似乎看起来是一个蛮困难的问题﹐在一些重要的IC组件﹐有时往往会有不同的厂牌和相类似的功能特性﹐要如何选择呢﹖当然首行的条件是在不影响到产品设计的功能跟品质时﹐选择是升时间较大和输出电流较小的组件。
如果时脉信号都是接近理想人方波信号﹐那幺从时域和频域相互对应来看（复利叶转换）﹐高频人谐波噪声应该都会逐渐衰减﹐但是在实际的产品测试上往往不是这个样子﹐而是高频噪声往往会在某频带内升高许多﹐这就是实际的方波时脉信号中﹐并非是完全理想的方波﹐而会存在着一些过量电压（overshoot)和连波（ripple）的现象﹐由于这些现象的存在就会使得频域中的高频噪声增大﹐此点可以参考图十八。
在图十八中可以看出﹐当方波的波形上若有较多的连波（ripple)﹐则在频域中也会使得高频部分的辐射增大﹐方波若是愈平顺﹐则在频域上的高频谐波就较不容易出现。
了解这个道理后﹐我们很容易知道如何运用示波器来分析时脉信好坏﹐并进而降低其在频域中谐波噪声。
为了让读者能对于时脉信号的特性跟处理有更清楚的认识﹐在此我们用一个实际的电路例子﹐并配合示波器所量测到的波形来说明﹐因为如果只是一堆完美的理论﹐但是没有实务运用的价值﹐通常只会将EMI的问题变得更为复杂﹐所以对任何相关的理论分析也都要考虑到实务运用上的角度。
在图十九中是一个电子产品实际的震荡电路图﹐我们选择了两种不同的速度的IC组件更换﹐来比较辐射噪声的差异﹐74HC04是属于较高速的组件而74HCU04则是属较为低速的组件﹐从图二十的示波器量测中﹐可以看到低速IC所产生的方波波形较为平滑﹐而高速的IC组件所产生的方波﹐则明显的有一些连波存在。
这两者对感动实际辐射的情形会有多少影响呢﹖在图二十一中为只更换不同的IC组件﹐其它电路板上所有的条件完全一样所测试出来的频谱图﹐我们可以很明显的看出来﹐使用低速的74?HCU04其频谱图上的一些高频噪声会比74HC04高的多。
使用74HC04测试结果 使用74HCU04测试结果
使用74HC04测试结果 使用74HCU04测试结果
在图二十一中可以看出来﹐左右两边的噪声图﹐其高频的影响虽然存在﹐但是并没有很大的差距﹐而比较图二十示波器两边的图形﹐可以明显看出两者所产生的波形有很明显的差距﹐这中间有什幺涵义呢﹖
也就是说我们花了很多时间去处理时脉的信号﹐但是其对噪声辐射的抑制往往也只有2dB到5dB的效果﹐反观在第九节中有提到适当回路电流路径的处理﹐就能降低了14dB的效果﹐因此这也 就是为何在产品无法符合测试时﹐我们不会首先处理一些时脉信号的主要原因了。
但是在产品一开始的设计过程中﹐如果能预先把这些时脉信号处理好﹐那幺在后续的一些噪声问题上﹐就会明显小很多﹐也将会使得噪声的对策处理较为容易。
为了让读者能有更清楚的认识﹐下面我们再举一个实际的例子说明。
在图二十二中是一个更完整的震荡电路﹐里面使用了许多的电阻跟电容﹐我们尝试将电阻R35的值改变﹐然后由示波器中来分析时脉波形的好坏﹐从途中可以比较出来﹐当使用0Ω ﹑500Ω 和1KΩ 这三种的电阻值﹐其所产生的波形都会有不同的差异﹐电阻值愈高则时脉波形愈平滑﹐也就是对于频域中高频噪声的衰减效果愈好。
图二十二 调整电阻值大小改变时脉波形
在介绍了关于电磁辐射的几个重要的观念后﹐我们将会针对修改对策方法与方向做一个介绍﹐以使得读者除了认识一些基本概念外﹐也能够实际的运用在产品的对策修改上。
很多电磁兼容的对策工程师会发现﹐在面临电磁耐受性测试时﹐例好静电（ESD）或是涌浪突波（Surge)无法符合规格要求时﹐只要花很少的时间就能将问题解决﹐但是面临电磁干扰无法符合时﹐往往花了很长的时间修改﹐却不能获得有效的改善。这个差异在哪边呢﹖
由于耐受性测试是由外部发射信号干扰到产品内部﹐因此很容易找到干扰的路径﹐而做防治的对策﹐但是电磁干扰的辐射﹐则是由产品内部所产生的辐 射噪声﹐因此在处理上往往修改上会使用try&error的方法﹐自然就会花许多时间。
事实上EMI修改的观念﹐还是要回归到先前提到的一些基本说明﹐也就是说﹐虽然在对策修改时往往很困难﹐但是还是有一定的方向和原则。
首先还是要从辐射产生的机制来说明﹐在前一节的图十四中有说明过﹐任何一个电路可以分解成异模和共模的电路﹐而要使得电磁波能够辐射到空间﹐就必须具备三个条件﹐一个是来源（Source),一个是路径（Path)﹐另一个就是天线（Antenna),因此我们在对策时﹐同样的要从这三个地方来思考﹐也是对策上的主要原则。
对于噪声源有哪些呢﹖一般常会说时脉（clock)或是切换晶体等等﹐因此很多人在产品无法符合时﹐拼命的在clock上做一些抑制处理﹐如果以异模来说﹐一些切换的信号源或clock确实是噪声源﹐但是对于造成大部分电磁干扰的原因﹐主要为共模辐射﹐而共模辐射的来源是和clock没有关系的﹐这也是为什幺在对策修改时﹐往往在clock做了很多抑制处理﹐噪声却丝毫没有减低。
共模辐射的噪声源是什幺呢﹖就是在前面有提到的共模电压（VCM）﹐它是共模辐射的来源﹐而共模辐射又是大部分产品的电磁干扰主要辐射机制﹐因此如何有效的降低共模电压的大小﹐往往是对策修改的关键。
在第九节的电路板设计的考量中﹐已有提到共模电压怎幺来的﹐也就是VCM =ICM x RG﹐这个公式看起来很简单﹐但是这跟一般观念有一个最大的不同﹐就是这三个参数并不是纯量﹐而是和频率有关﹐也就是对 ICM﹑RG和VCM来说﹐都是一个频率的函数﹐对0Hz的频率它有一个数值﹐对100MHz的频率它又会变成另一个数值﹐而对1GHz时则又是另一个数值﹐因此考虑跟计算这些问题都不能忽略频率的影响。
首先来看ICM的抑制降低处理﹐ICM是存在电路板上的每颗组件上的回路电流﹐也就是若电路板上有三颗IC组件﹐其回路电流分别为I1﹑ I2﹑ I3﹑﹐那幺整个ICM就ICM = I1+ I2+ I3﹐而要降低ICM就要把个别的I1﹑ I2﹑ I3﹑降低﹐而降低这些电流的方法﹐一个是加电阻使其电流变小﹐另一个是降低IC组件的供应电压Vcc﹐如此其回路电流也会随之下降﹐这也就是有的人在对策时﹐会在Vcc上放一个电阻来调整﹐或在IC输出电流信号上加一个电阻调整。
这种对策处理有什幺问题呢﹖为因是直接处理到产品功能运作的组件﹐很容易使得产品功能不稳定或不动作﹐因此要降低ICM就是两个方法﹐一个降低输出电流大小﹐另一个降低供应电压﹐早期常见很多人在EMI修﹐都会在clock这边加bead或是电阻﹐为什幺会有效呢﹖主要就是降低了ICM﹐而使得VCM跟着降低。
这两个方法也是早期对策工程师常使用﹐但是效果往往很有限﹐通常的经验值约能改善1-2dB﹐从实际理论计算上﹐我们也可以大略估计出来﹐若是clock本来跑3V的电压﹐我们将其降低至2.5V能降低多少辐射呢﹖
用20log(2.5/3)=-1.6dB,这和实际上的经验值大约相同,如果将3V降到2V呢?
那可能产品就无法动作了,所以电压是没办法降太低。
影响VCM因素除了RG外,还有个就是RG, RG是什么呢?正确的说法应该是ICM流过的接地路径阻抗,就可以称做RG。
很多人往往在对策修改时有个疑问,我把接地面积加大了,加了一大堆的铜箔,为何都没有效呢?怎么和书上讲的都不相同呢?
这关键就是在ICM是否有流过,如果ICM并不是走这些接地路径,那做再多的处理也是没有效果,因此RG的降低,最重要的就是要找对方向,只是针对回路电流经过的路径降低阻抗,这样才能使得VCM降低。
如果降低RG呢?当然众所周知电阻的特性是和长度及面积有关,也就是电阻的大小和长度成正比,而和面积成反比,因此要降低RG,那么就要使得长度变短而面积加大。
在前面的章节有提到对典型的电路上,一英时的走线在100MHz约有12.5 Ω 的阻抗,如果接地回路走线由两英时缩短为一英时,能降低多少的VCM呢?
计算的方式是和先前相同,用20log(1/2)=-6dB,也就是能降低6dB的噪声,如果我们再把接触的面积加大一倍,那么其效果会有多少呢?同样20log(1/2)=-6dB,也会有6dB的效果,所以同时缩短长度及面积,就能达到12dB的抑制效果,这也是我们常说接地的处理正确,往往都是有10dB以上的效果
在很多接地连接上强调要用360度的环状的接触目的也是让其阻抗降低而使得VCM跟着下降。
许多研究理论的学者,常常希望在产品设计好,就能计算出噪声可能辐射的大小,基本上这是不可能的,也没有迫切需要,因为噪声对设计者来说,是不要的信号(unwanted signal),这些根本不是在设计的范围,就算能够把它清楚的计算出来,也是没有意义,因为产品的运作并不是靠这些高频的噪声,而是由基本的clock来运作,但是我们必须要知道,当我们做了一些处理后,这些处理的方法,在理论上最多能降低Db,这法反而是很重要的观念。
为了达到缩短长度和增加面积,在对策上最常用的就是短编织金属线和铜箔或铝箔,当然有时常将产品金属烤漆部分刮除,使其金属的两面接触效果更好,或是增加接地点的螺丝,基本上,就是可以因产品或因人而有不同的巧妙处理,但其方向和原则是固定不变的。
讨论完VCM的降低方法后﹐接下来我们来说明一下天线的辐射﹐天线对一个讯号的辐射来说﹐是具有举足轻重的地位﹐如果讯号源没有连接到天线﹐对幺这算这个讯号能量再强﹐也无法辐射到空中﹐这代表什幺意思呢﹖
如果把产品上的噪声辐射对应来看﹐也就是每一个噪声﹐其实都有一支相对应的辐射天线存在﹐如果我们能降低或是消除造成该噪声辐射的天线﹐那幺不需要处理噪声源的大小﹐一样能快速的把噪声降下来﹐了解天线的重要后﹐我们回过头来想想﹐什幺会是在产品中造成噪声辐射的天线呢﹖
产品的外部连接线﹑内部的连接线﹑电路板上的走线等等﹐都有可能是成为天线的条件﹐而更广泛的来看﹐只要是在产品里面金属的部分。都有可能成为辐射天线的条件﹐所以从修改的角度﹐天线的对策是最容易也是最困难的。
最容易的原因是因为在天线的修改上﹐只要把它的线长缩短﹐或是加一个陶铁环（Ferrite Core)或是加bypass电容﹐很容易就能将噪声降下来﹐ 而天线的对策上最困难的就是如何找到真正的天线辐射﹐只要诊断正确﹐噪声很快就能修改下来。
天线的辐射诊断要从两个地方着手﹐一个是直接辐射的天线﹐另一个是感应辐射的天线﹐直接辐射在诊断上非常简单﹐通常只要将这条线取下﹐若噪声很快的降下来﹐那幺我们很容易嘹解该条线就是造成辐射的天线﹐当然产品的电源线是无法取下﹐但是电源线往往也会成为天线﹐而将产品内的噪声辐射出去﹐因此在判断电源线上则可以使用Ferrite Core来判断﹐如果加上Ferrite Core而噪声随即降低﹐就代表电源线会有辐射的项献。
一般最容易被忽略的就是感应辐射天线﹐也就是由于在某些噪声能量附近﹐正好有成为辐射条件的天线存在﹐那幺这天线很容易将感应的噪声能量辐射到空中﹐这情况在电路板上发生的最多﹐也就是当走线所绕的loop面积愈大﹐那幺愈容易感应到电路板上较强的场强而辐射噪声。
很多人在考虑电路板上的layout走线﹐对于一些跑高频信号或clock的线﹐都做了妥善处理﹐反而一些简单的控或低频的资料传送线被忽略了﹐这些不良的走线形状﹐除了会感应高频谐波外﹐还会将电路板上的接地噪声整个变大﹐这时噪声就变得很难处理﹐因为只要电缆的接地端一接到I/O Port的地﹐噪声就会辐射出来﹐而如果把接地面积扩大是否有效呢﹖
在这情况下﹐就算贴了很多铜箔﹐可能都没法控制噪声﹐反而使得噪声更糟﹐因此必须把造成这些问题的环状走线找出来﹐ 并作适当的处理才能解决干扰的问题。
讨论完来源（Source)和天线（Antenna)后﹐还有一个常被忽略的机制﹐就是路径（Path)﹐这就像一如发射机到天线之间﹐必需有一条电缆连接并有适当的阻抗匹配﹐使得能量在传送过程中不会有很大的损失。
如果阻抗没有适当的匹配﹐发射机虽然输出2W的功率﹐实际到天线端可能只有1W﹐这也就是为何大部分仪器都是使用50Ω 的输入阻抗﹐而电缆的接头也是设计为50Ω 。
我们可以用一个简单的图来说明﹐在图二十三中有两条相互连接的水管﹐分别代表不没阻抗的两端相连接﹐在图有左边是一个较大的水管接到一个小水管﹐因此只有部分的水流能流到小水管中﹐而在图的右边则因为两个水管大小一样 ﹐水流可以完全的流过﹐因此若是阻抗匹配﹐则能量会完全传到天线﹐然后就会辐射出来。
倒过来想﹐如果我们让其阻抗不匹配﹐那一些高频噪声是否就不易传导到天线上﹐噪声自然就相对降低了﹐因此如果阻断或隔绝传输的路径﹐也是在对策上的一个思考方向跟方法﹐例如一般在I/O电缆处加一个bead或电阻﹐往往就可达到这些效果﹐只要让噪声来源端和会辐射噪声的天线端之间阻抗不匹配﹐则噪声能量虽然存在﹐但是不会流到天线造成辐射。
所在在引作一个综合结论﹐有理论在修改上才会有信心﹐而理论都是由实务来的﹐修改的技巧因不同的产品而可以变化﹐可是一些法则是不变的﹐我们对于这些修改对策方法做一个整理如下表
除了这些大原则的方向跟方法外﹐我们另外整理了一些在电路上常用到的对策抑制方法﹐以提供读者在实务运用上的参考﹐这些主要都是从先前所说的ICM着手﹐在设计时有些地方可以用预留的观念﹐并不需要先加上这些对策组件﹐而是当产品噪声较高无法符合时﹐再逐一的加上去就可以。