实验指导书
实验项目名称：数字电子钟的VHDL程序设计 实验项目性质：普通试验 所属课程名称：VHDL程序设计 实验计划学时：4学时
一、 实验目的
掌握VHDL程序设计方法 二、 实验内容和要求
能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能 具有复位功能
功能扩展：具有复位、整点报时提示、定时闹钟等功能
在软件工具平台上，进行VHDL语言的各模块编程输入、编译实现和仿真验证。
三、 实验主要仪器设备和材料 计算机
四、 实验方法、步骤及结果测试
1系统设计与方案论证 2系统功能描述 3设计
4用VHDL文本输入方式，进行各个模块的设计输入、编译和仿真分块单独调试仿真
5总结 五、 实验报告要求
写清楚设计思想，附上相应源程序及仿真图 六、 思考题
无