维普资讯 http://www.cqvip.com
２００７全国通信新理论与新技术学术大会——通信与信息系统 多路视频传输系统中同步复接问题的研究 吴小刚，李昕欣 （大连理工大学电子与信息工程学院，ｆｔ．宁大连１１６０２４） 摘要：通信系统中往往采用数字复接技术来扩大信息的传输容量并提高信道利用率。本文利用 ＣＰＬＤ器件完成了８路视频数字信号的复接过程。同时，控制时钟信号也由同一个ＣＰＬＤ器件来产 生，更好的解决了复接与分接中的同步问题。该设计的控制模块由ＶＨＤＬ语言完成，最后利用Ａ１ｔｅｒａ 公司的Ｑｕａｒｔｕｓ ＩＩ ６．０工具完成了该设计的行为仿真及时序仿真。仿真结果验证了输入输出的 逻辑关系。 关键词：同步复接；光纤传输；数字通信；ＶＨＤＬ 中图分类号：ＴＮ９１ ３．７ 文献标识码：Ａ Ａ Ｓｔｕｄｙ ｏｎ Ｑｕｅｓｔｉｏｎ ｏｆ Ｓｙｎｃｈｒ０ｎｉｚａｔｉ０ｎ Ｍｕｌｔｉｐｌｅ Ｃｏｎｎｅｃｔｉｏｎｓ ｉｎ Ｍｕｌｔｉｐｌｅｘ Ｖｉｄｅｏ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｓｙｓｔｅｍ ＷＵ Ｘｉａｏ Ｇａｎｇ．ＬＩ Ｘｉｎ Ｘｉｎ （Ｓｃｈｏｏｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｄａｌｉａｎ Ｕｎｉｖｅｒｓｉｔｙ ｏｆＴｅｃｈｎｏｌｏｇｙ，Ｄａｌｉａｎ １ １ ６０２４，Ｃｈｉｎａ ｗＵ Ｘｉａｏ Ｇａｎｇ， ｇ． ！ ！＠１２ ：￡Ｑ塑） Ａｂｓｔｒａｃｔ：Ｔｈｅ ｄｉｇｉｔａｌ ｍｕｌｔｉｐｌｅ ｃｏｎｎｅｃｔｉｏｎ ｔｅｃｈｎｉｑｕｅ ｉｓ ｕｓｕａｌｌｙ ａｐｐｌｉｅｄ ｔｏ ｅｘｐａｎｄ ｔｈｅ ｃａｐａｃｉｔｙ ｏｆ ｔｈｅ ｉｎｆｏｒｍａｔｉｏｎ ｔｒａｎｓｍｉｓｓｉｏｎ ｎａｄ ｒａｉｓｅ ｈｔｅ ｅｆｉｆｃｉｅｎｃｙ ｏｆ ｈｔｅ ｃｈａｎｎｅｌ ｉｎ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ．Ｉｎ ｔｈｉｓ ｐａｐｅｒ， ８ ｃｈａｎｎｅｌｓ ｖｉｄｅｏ ｄｉｇｉｔａｌ ｍｕｌｔｉｐｌｅ ｃｏｎｎｅｃｔｉｏｎｓ ｗｅｒｅ ａｃｃｏｍｐｌｉｓｈｅｄ ｂｙ ＣＰＬＤ ｄｅｖｉｃｅ．Ａｔ ｔｈｅ ｓａｍｅ ｔｉｍｅ， ｔｈｅ ｃｏｎｔｒｏｌ ｔｉｍｉｎｇ ｓｉｇｎａｌｓ ｗｅｒｅ ｐｒｏｄｕｃｅｄ ｉｎ ｔｈｅ ｓａｍｅ ｃｈｉｐ ｉｎ ｏｒｄｅｒ ｔｏ ｓｏｌｖｅ ｐｒｏｂｌｅｍ ｏｆ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ｓｕｉｔａｂｌｙ．Ｔｈｅ ｄｅｓｉｇｎ’Ｓ ｍｏｄｕｌｅ ｏｆ ｃｏｎｔｒｏｌ ｗａｓ ｃｏｍｐｉｌｅｄ ｂｙ ＶＨＤＬ ｌａｎｇｕａｇｅ；ａｔ ｌａｓｔ，ｉｔｓ ｂｅｈａｖｅｓ ａｎｄ ｔｉｍｉｎｇ ｓｉｍｕｌａｔｉｏｎ ｗｅｒｅ ａｃｃｏｍｐｌｉｓｈｅｄ ｂｙ Ｑｕａｒｏｔｓ ＩＩ ６．０ ｌａｕｎｃｈｅｄ ｂｙ Ａｌｔｅｒａ．Ｔｈｅ １ｏｇｉｃ ｒｅｌａｔｉｏｎｓｈｉｐ ｏｆ ｉｎｐｕｔ ｎａｄ ｏｕｔｐｕｔ ｗａｓ ｖａｌｉｄａｔｅｄ ｂｙ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ． Ｋｅｙｗｏｒｄｓ：Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ｍｕｌｔｉｐｌｅ ｃｏｎｎｅｃｔｉｏｎ；ｆｉｂｅｒ ｔｒａｎｓｍｉｓｓｉｏｎ；ｄｉｇｉｔａｌ ｃｏｎｍｍｕｎｉｃａｔｉｏｎ；ＶＨＤＬ １ 引言 随着通信技术、计算机网络技术的飞速发展，由于视频监控系统具有形象直观、确切无误、实时高效 等一系列优点，工矿企业、市内交通，高速公路以及城市安防等方面的监视与管理系统己经被越来越多的 人所接受并已开始投入使用，尤其是在环境条件比较恶劣（例如应用场合中电磁干扰强、有辐射或腐蚀等） 的情况下，对视频传输的需求显的更加重要，加之有些场合要求较强的保密性或较长的传输距离，光纤以 其自身独特的优势成为了传输介质的首选，光纤传输技术也因此得到了迅猛的发展。 本文的背景环境是在数字视频光纤传输系统中，需要对传输的八路视频信号分别通过８位Ａ／Ｄ转换进 行数字化，再将每路输出的８位数字量时分复用为２位，这样经复用后的八路视频信号可用ｌ６位高速数 字量来表示，再通过专用芯片ＴＬＫＩ ５２ ｌ对其编码后以串行方式输出给电／光转换器，使信号耦合到单根光 纤上进行传输；接收时是发射的逆过程，先通过光／电转换器将接收到的光信号转换成电信号送给ＴＬＫ１５２１， 该芯片把收到的串行信号转换为并行信号，并对其解码，然后通过ＣＰＬＤ器件对其解复用，从ｌ６位高速 并行的数字量里还原出八路较低速的数字视频信号，每路再经过８位的Ｄ／Ａ转换成模拟信号进行输出。由 此可以看出，整个系统是个二次复接的过程。本文主要给出了实现复接过程的具体解决方案，这也是多路 ３２ 维普资讯 http://www.cqvip.com ２００７全国通信新理论与新技术学术大会——通信与信息系统 复用系统中的一个关键环节。 ２ 多路视频传输的系统结构 在时分通信系统中，为了扩大传输容量，必须提高传输速率。也就是说，想办法把具有较低速率的数 据码流变换成高速码流。为此，选取数据选择器来进行码速率转换；而在接收端，需要把一路复合数字信 号分离成各个支路信号，则可选取２：８分路器进行实现。系统结构框图如下图１和图２所示。 图１ 多路数字视频光纤传输系统发射端框图 图２ 多路数字视频光纤传输系统接收端框图 在发送过 中，数据选择器可以用将多个７４ＬＳ１５３芯片的功能嵌入到一片ＣＰＬＤ器件中来完成。在接 收端，２：８分路器主要是完成移位锁存的功能，它将接收到的高速数据进行移位，在适当的时刻，用同步 时钟和分路时钟对其进行读取，再通过Ｄ／Ａ转换对视频信号进行还原。 数据发送器和数据接收器使用的是美国ＴＩ公司的ＴＬＫ１５２１芯片，它可提供从０．５Ｇ到１．３Ｇｂｐｓ的工作 速率，在速率为１＿３Ｇｂｐｓ时的典型功耗为２８８ｍＷ功耗，并提供ｌ８位数据的并／串和串／并转换功能，是用 于高速、双向、点对点信息传输的理想器件。本系统中，使用其１６位来传输高速数据信号，其余２位传 输选择时钟信号，这样做的优点是２位时钟信号既可以用做接收时的同步依据，也可以直接用于接收端 Ｄ／Ａ转换器的控制时钟。 ３ 电路设计、仿真及结果分析 为了便于分析设计过程，首先，只选取其中第一路视频信号进行复接。 维普资讯 http://www.cqvip.com
２００７全国通信新理论与新技术学术大会——通信与信息系统 般来说，视频信号的带宽为６ＭＨｚ，由Ｎｙｑｕｉｓｔ采样定理可知，选取１２ＭＨｚ采样时钟对视频信号进 行采样。因为选取８位的Ａ／Ｄ转换器，则每秒钟输出为９６Ｍｂｉｔ，为了复用，现要将其转换成２位的高速 一信号，则系统时钟应采用４８ＭＨｚ。７４ＬＳ１５３是双４选１的数据选择器，它是用两个地址输入线（假设用 Ｓ１，Ｓ０来表示）来控制对数据进行选择输出的，因此，Ｓ０，Ｓ１由００经０１，１０，１１后再到００时所用的时 间周期应正好等于Ａ／Ｄ的采样周期，并且与系统时钟应满足如下图３所示的对应关系： ｓｙｓ ｃｌｋ Ｓ０ Ｓｌ ｃｌｋ ａｄ 图３控制时钟时序 其中，ｃｌｋａｄ为视频信号的采样时钟。ｓｙｓｃｌｋ为由晶振ｃｌｋ所产生的４８ＭＨｚ系统时钟，以便更好的 和ｓ１，ｓ０保持同步。时钟产生电路由ＶＨＤＬ语言很容易编写，现只给出其功能仿真结果如图４所示。 —ｊｉ … ｌ＿．｜ 。 ｉ ｅ ｄｕ 毫ｔ¨ ｏ 。＿ｌｌｔ垃瓤 ≥一 － 叩 ｐ ＾＿ｌ２ ．１Ｄ：ｎｓ． ３５０．１ｐ ４－３０．ｐ 。 鲤 ｅｌｋ Ｂ ０ ： 『＿Ｉ＿几：『＿１ 门 ｎ 门 门 Ｉｌ１ Ｆ－１ ｆ．１ ｌ门『］门 门：ｎ 舟 门 『 ｔ月 鳌 ｒｓｓｙｔｓ Ｂ—ｅｌｋ Ｂ ０ ｝ ｛ Ｉ： ｌ； －｝ ｉ ｌ ｌ ： ｜ ｃ ： ｌ， ｝ ｌ； ｔ ｉ ｉｆ ｉ ｛ ｌ １ ．ｆ ‘｛ ｛｝ ：ｉｔ ｌ ｉ ｆ ’ 明 蹩 Ｓ０ Ｂ ０ ： 熊 Ｓ１ Ｂ ０ Ｊ镬 ｅｌｋ ａａ Ｂ ０ ：广 ！ｉ ｉ ｒ■『１ ｉ ｉ ● ｊ＿＿］ 。。■’＿ ；Ｊ ｉ ： 嘲 ： 图４控制时钟时序波形 在将一路８位的数据转换为２位的高速数据时采用数据选择器的方法，这种方法简单易行，并且一个 极好的优点是在不考虑硬件电路延迟的条件下，它是瞬时输出，没有延迟；假设将已经得到了Ａ／Ｄ转换后 的８位数据分别用ａｄ［Ｏ】，ａｄ［１】，…，ａｄ［７］来表示，利用Ｑｕａｒｔｕｓ ＩＩ软件自带的７４１５３模块生成双四选一项 目符号ｍｕｘ４１，ｄＯ输出的是来自ａｄ［０］，ａｄ［１］，ａｄ［２］，ａｄ［３ｌ的信号，ｄ１输出的是来自ａｄ［４］，ａｄ［５］，ａｄ［６］， —ａｄ［７］的信号。 在接收端，主要是使用ＣＰＬＤ器件构造移位锁存器（即在系统框图中的２：８分路器）来实现对数据的 还原。这是整个复接过程中的核心环节，这里将对其设计思路进行详细叙述。 在设计２：８分路器时，为了分析的简单明了，先来看一下１：４的分路器的实现。在１：４的分路器中，对 于要还原的数据而言，这是一个串入、并出的移位锁存器，其示意图如下图５所示。 ｄＯ Ｂ１ Ｂ２ Ｂ３瓜Ｂｐ／ｘ、ＢＩ Ｂ２入Ｂ３入Ｂ０ Ｒ ｃｌｋ Ｒ Ｓ０ 厂］Ｉ × ｔｌ ｔ２ 厂一 ＵＵＵＵ ｌ ＩＩ ） Ｒ Ｓｌ ｄａｔａ × ｔ３ ｔ４ Ｂ３ Ｂ２ ＢＩ Ｂ０ 图５ 接收端各信号问的时序关系 其中ｄ０为接收到的某一高速数据的低四位，在时间顺序上与发送端的相同，低位在前，高位在后。 ３４ 维普资讯 http://www.cqvip.com ２００７全国通信新理论与新技术学术大会——通信与信息系统 ｃｌｋ为提取出来的４８ＭＨｚ的系统时钟，ＲＳＯ，ＲＳ１为接收到的选择时钟，这里主要作为同步时钟来使 用。ｄａｔａ为转换后的并行数据。由于发送时，Ｓ１，Ｓ０同时为０时，读入Ｂ０位，当Ｓ１，Ｓ０再次为０时， Ｒ———ｋ为上升沿时，对ｄａｔａ进行置数，并开始读取下～ 刚好一个采样周期，所以在ｓ】，ＳＯ同时为０，且Ｒｃｌｋ上升沿到来时进行移位，此时ｄａｔａ值不发生变化。 个数据的Ｂ０位；而在Ｓ１，ＳＯ不同时为０，且有Ｒｃｌ应当注意，之所以在ｔ２时刻置数，而不是在ｔｌ时刻，是考虑到Ａ／Ｄ转换器的延迟时间和转换后数据的稳 定性。当移位结束时，由ｄａｔａ按由高位到低位的方式输出上～周期的串／并转换结果。该ｌ：４分路器的ＶＨＤＬ ——语言描述为： ｌｉｂｒａｒｙ ｉｅｅｅ： ｕｓｅ ｉｅｅｅ．ｓｔｄｌｏｇｉｃ１１６４．ａｌｌ：—一ｕｓｅ ｉｅｅｅ．ｓｔｄ—ｌｏｇｉｃ—ｕｎｓｉｇｎｅｄ．ａｌｌ； ｅｎｔｉｔｙ ｒｅｃｅｉｖｅｒ ｉＳ ｐｏｒｔ （ Ｒ ｃｌｋ，ＲＳ１，ＲＳＯ：ｉｎ ｓｔｄｌｏｇｉｃ：———ｄＯ：ｉｎ ｓｔｄｌｏｇｉｃ； —ｄａｔａ：ｏｕｔ ｓｔｄ ｌｏｇｉＣ ｖｅｃｔｏｒ（３ ｄｏｗｎｔｏ ０） ）： ｅｎｄ ｒｅｃｅｉｖｅｒ： ａｒｃｈｉｔｅｃｔｕｒｅ ｂｅｈａｖｅ ｏｆ ｒｅｃｅｉｖｅｒ ｉＳ ｓｉｇｎａｌ ｑｏｕｔ：ｓｔｄｌｏｇｉｃｖｅｃｔｏｒ（３ ｄｏｗｎｔｏ ０）； ——ｂｅｇｉｎ ｐｒｏｃｅｓｓ（Ｒｃ ｌｋ） ＿ｂｅｇｉｎ ｉｆ（Ｒ ｃｌｋ’ｅｖｅｎｔ ａｎｄ Ｒ ｃｌｋ＝’１’）ｔｈｅｎ ｉｆ（Ｒ ＳＩ＝’０’ａｎｄ Ｒ ＳＯ＝’０’）ｔｈｅｎ ｄａｔａ＜＝ｑｏｕｔ： ｑｏｕｔ＜＝ ００００ ： ｑｏｕｔ（３）＜＝ｄ０： ｅｌｓｅ ｑｏｕｔ＜＝ｄＯ＆ｑｏｕｔ（３ ｄｏｗｎｔｏ １）： ｅｎｄ ｉｆ： ｅｎｄ ｉｆ： ｅｎｄ ｐｒｏｃｅＳＳ； ｅｎｄ ｂｅｈａｖｅ： 由程序生成一个１：４分路器的项目符号，再在图形输入文件中调用两个该分路器，就很容易构造２：８ 分路器了。为了验证一次复接的正确性，现将发送和接收部分综合起来构成电路如下图６所示。 图６ 综合调试电路图 ３５ 维普资讯 http://www.cqvip.com
２００７全国通信新理论与新技术学术大会——通信与信息系统 其中引入ｃ］ｋ～ａｄ，ｄＯ，ｄｌ的目的是为了在仿真中便于观察信号波形，电路仿真结果如下图７所示。 从仿真结果可以看出，视频数字信号得到了还原，ｄ１，ｄ２是一次复接后的串行信号。在将ｄａｔａ数据送 入Ｄ／Ａ转换器时，使用Ｒ ｓ１作为控制时钟，不用再来构造时钟信号，这也是系统中采用Ｒ Ｓ１，Ｒ Ｓ０两 位作为同步时钟的优点所在。当然，如果还要传输语音或数字信号，则可使用一位作为同步位，或者在 ＣＰＬＤ芯片中采用构造帧的方法，那样节省的资源是有限的，但会使整个系统的设计复杂化。 ．’ 几几几几几ｎ几几几ｎ ｎ ｎ几丌几几几ｎ几ｎ几ｎ几几ｎ ｎ ｎ ｎ几几几几几ｎ几ｎ ； ｝ ！ ！ ｌ ；：； ｛ 、 ｉ ｛ ； ； ｛ ｆ ｔ。 ｛ 、 ；ｌ ｛ ！ｉ 、 ｃ． ＿＿一 ！ ｒ．１ ＠ ＿＿＿— ●＿－— ： ■ ■．１ 广一１ 【门ｎ 『．１『．１ ；ｍ『．１ ＿ｎ 广１ ｌ ｒ一１ ｒ．１ Ｕ （ ）ＯＯＯＱＯ￣ Ｘ１０１Ｄ１ｌ０９）４］０１ １Ｉｏ０ｘｌ１印０９１１）（ｏｏＩ）ｏｌｏ￣ ０ｑｌ１ 呻 ｏ１０ｏ０１０Ⅺｏｉ）ｉｌ９０ｌ １ｏｏｉ；ｌ《 图７综合调试仿真波形 ＴＬＫＩ５２１芯片具有快速同步功能，在视频数据传输之前，由该芯片发送由９个“１”和９个“０”组 成的同步字，目的是为了使接收方在特定的时间帧内锁定到串行器信号。当接收方检测到串行输入的跳变 边缘时，它试图锁定其内嵌时钟信息。同步完成后，在接收方ＴＬＫ１５２１的ＬＯＣＫＳ引脚进入低电平状态， 开始接收有效数据，所以，仿真过程中用数据选择器的输出作为输入信号是符合实际的。 以上主要针对一路视频信号的设计进行了分析，采用同样方法可以对其余的多路视频信号进行处理。 ４ 结论 数据复接在多业务通信中应用非常广泛，它能将多路相同或不同类型的数据流复接成一路高速数据 流，经光纤发送模块将数据流耦合到光纤介质，通过光纤信道进行传输，在收端，由光纤接收模块将光信 号转换成电信号，再分接出发端对应的数据流，以实现长距离的数据传输（传输距离的远近主要由光纤收 发模块的性能决定）。数据复接的方法多种多样，这里所采用的设计方法具有一定的通用性和实用性，此 外，该方法最大优点是简单、成本低、可靠性高。文章给出了具体同步复接的解决方案，并对其正确性进 行了验证。因为在设计数据复接过程中，逻辑性、时序性较强，所以选用ＣＰＬＤ器件来完成该软过程，比 直接用硬件电路可以更有效的进行时序调整与功能调试，从而改善整个系统的性能。 参考文献 【１】林如俭．光纤电视传输技术［Ｍ】．北京：电子工业出版社，２００１． Ｌｉｎ Ｒ Ｊ．Ｆｉｂｅｒ Ｔｅｌｅｖｉｓｉｏｎ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ【Ｍ】．ＢｅｉＪｉｎｇ：Ｐｕｂｌｉｓｈｉｎｇ Ｈｏｕｓｅ ｏｆＥｌｅｃｔｒｏｎｉｃｓ Ｉｎｄｕｓｔｒｙ，２００１． 【２］段吉海，黄智伟．基于ＣＰＬＤ／ＦＰＧＡ的数字通信系统建模与设计【Ｍ］．北京：电子工业出版社，２００４． Ｄｕａｎ Ｊ Ｈ，Ｈｕａｎｇ Ｚ Ｗ Ｍｏｄｅｌｉｎｇ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ＣＰＬＤ／ＦＰＧＡ【Ｍ】．ＢｅｉＪｉｎｇ： Ｐｕｂｌｉｓｈｉｎｇ Ｈｏｕｓｅ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓ Ｉｎｄｕｓｔｒｙ，２００４． 【３】王毓银．数字电路逻辑设计（第二版）【Ｍ】 Ｅ京：高等教育出版社，２００６． Ｗａｎｇ Ｙ Ｙ Ｌｏｇｉｃ Ｄｅｓｉｇｎ ｏｆ Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔ（２ Ｅｄｉｔｉｏｎ）【Ｍ】．ＢｅｉＪｉｎｇ：Ｈｉｇｈｅｒ Ｅｄｕｃａｔｉｏｎ Ｐｒｓｓｅ，２００６． 【４】江思敏．ＶＨＤＬ数字电路及系统￣ｉＪ－［Ｍ］．北京：机械工业出版社，２００６． Ｊｉａｎｇ Ｓ Ｍ．Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔ ｏｆＶＨＤＬ ａｎｄ Ｓｙｓｔｅｍ Ｄｅｓｉｇｎ【Ｍ】．ＢｅｉＪｉｎｇ：Ｃｈｉｎａ Ｍａｃｈｉｎｅ Ｐｒｅｓｓ，２００６． ［５】Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ ｌｎｃ．ＴＬＫＩ５２１ ５００ Ｍｂｐｓ ｔｏ １．３Ｇｂｐｓ Ｔｒａｎｓｃｅｉｖｅｒ Ｄａｔ￣ｈｅｅｔ【ＥＢ／ＯＬ］，ｈｔｔｐ：／／ｆｏｃｕｓ．ｔｉ．ｃｏｍ／ｄｏｃｓ／ｐｒｏｄ／ ｆｏｌｄｅｒｓ／ｐｒｉｎｔ／ｔｌｋ Ｉ ５２ １．ｈｔｍ１．２００７・７一ｌ ７ 【６】Ｅｉｌｅｒｓ，ｃ‘Ｓｅｇｒｉｇｎｏｌｉ，Ｇ Ｄｉｇｉｔａｌ ｔｅｌｅｖｉｓｉｏｎ ｔｒａｎｓｍｉｓｓｉｏｎ ｐａｒａｍｅｔｅｒｓ—ａｎａｌｙｓｉｓ ａｎｄ ｄｉｓｃｕｓｓｉｏｎ【Ｊ１．Ｂｒｏａｄｃａｓｔｉｎｇ，ｌ ９９９， Ｖｏｌｕｍｅ ４５，Ｐａｇｅ（ｓ）：３６５—３８５． 作者简介： 吴小刚，男，陕西省西安市人，犬连理工大学硕士研究生，研究方向：信息处理与光纤通信。 李听欣，女，辽宁省大连市人，大连理工大学自动化系学生。 ３６