四川大学期末考试试题（闭卷）
（2008-2009学年第1学期）
课程号： 304430 课程名称： （A卷） 任课教师： 郑成明 熊勇 倪云竹 刘正熙 适用专业年级： 计算机 2006
学号：
姓名：
考试须知 四川大学学生参加由学校组织或由学校承办的各级，必须严格执行《四川大学考试工作管理办法》和《四川大学考场规则》。有考试违纪作弊行为的，一律按照《四川大学学生考试违纪作弊处罚条例》进行处理。 四川大学各级的监考人员，必须严格执行《四川大学考试工作管理办法》、《四川大学考场规则》和《四川大学监考人员职责》。有违反学校有关规定的，严格按照《四川大学教学事故认定及处理办法》进行处理。 题 号 得 分 阅卷教师 阅卷时间 一 二 三 四 五 六 七 八 卷面成绩 一、单项选择题（本大题共10小题，每小题2分，共20分）提示：在每小题列出的四个备选项中只有一个是符
合题目要求的，请将其代码填写在对应的括号内。错选、多选或未选均无分
1 1、 下列描述正确的是（ ）
A．控制器能理解、解释并执行所有的指令及存储结果
B．一台计算机硬件系统包括输入、输出、控制、存储及算逻运算五个部件 C．所有的数据运算都在CPU 的控制器中完成 D．以上答案都正确。
2、已知：[X]补=11001011；[Y]补=01001110，则[X—Y]补=（ ）
A．01111101 B．101111101 C．负溢 D．正溢
3、将X = 2-11.( - 0.1001) 用浮点表示法表示。共占8位，阶码占3位，尾数占5位（各含1位符号位），阶码和尾数均用补码表示。
A．101；10111 B．111；11001 C．101；11001 D．111；10111
4、在存储器间接寻址方式下，第一次访问内存所得到的是操作数的有效地址，该地址经系统总线的（ ）传送到CPU。
A．数据总线 B．地址总线 C．控制总线 D．总线控制器
注：试题字迹务必清晰，书写工整。 本题3页，本页为第1页
教务处试题编号：
2 3 4 5 6 7 8 9 10 课程名称：
任课教师： 学号： 姓名：
------------------------------------------------------------------------------------------------------------------------ 5、奇偶校验码的码距为（ ）。
A．1 B．2 C．3 D．4
6、总线中地址线的作用是（ ）
A．只用于选择存储单元 B．由设备向主机提供地址 C．用于选择指定的存储单元和I/O设备端口地址 D．既传送地址又传送数据。
7、半导体静态存储器SRAM的存储原理是（ ）。
A．依靠双稳态电路 B．依靠定时刷新 C．依靠读后再生 D．信息不再变化
8、为了缩短指令中某个地址段的位数，有效的方法是采取（）。
A．立即寻址 B．变址寻址 C．间接寻址 D．寄存器寻址
9、中断向量地址是（ ）
A．主程序的入口地址 B．中断服务子程序的入口地址 C． 中断向量号 D．中断服务子程序入口地址的地址
10. 保存断点（响应中断后）是指保存（ ） A、所有存储器内容
B、程序状态字寄存器内容 C、程序计数器PC内容
D、所有已使用的存储器内容
二、填空题（每空1分，共10分）。
1、冯诺依曼思想的核心内容是_____ __。
2、计算机中具有软件功能硬件形态的部件称为 。 3、已知[X]补=11010， [X/2]补= 。
4、并行加法器进位信号中第i位的进位产生函数的逻辑表达式为_______, 而进位传递函数的逻辑表达式为_______。 5、若计算机系统设置两个寄存器实现对主存储器访问，这两个寄存器应为 和 。
6、在微程序控制下，控制部件发出的最基本的控制信号称为 ，执行部件相应进行的操作称为 。 7、在DMA方式的运行过程中，善后处理由 完成。
三、名词解释题（本大题共5小题，每小题4分，共20分），提示：解释每小题所给名词的含义，若解释正确则
给分，若解释错误则无分，若解释不准确或不全面，则酌情扣分。
1．规格化浮点数 2．软硬件逻辑等价 3．断定方式 4．动态刷新 5．微指令
本题3页，本页为第2页 教务处试题编号：
课程名称：
任课教师： 学号： 姓名：
------------------------------------------------------------------------------------------------------------------------ 四．简答题（本大题共4小题，每小题5分，共20分）若回答正确则给分，若回答错误则无分，若回答不准确
或不全面，则酌情扣分。。
1．试从时序系统，产生微命令的方式等方面比较组合逻辑控制器和微程序控制器的区别。
2．存储系统中为什么要采用并行访问（多体交叉存取）存储器、Cache和虚拟器？它们各解决了什么问题？ 3．试描述满足哪些条件后，CPU才能响应中断？
4．1001的海明码（分组采用偶校验）是多少？请写出过程。
五、应用题（本大题共3小题，每小题10分，共30分）。
1．已知：X
2．设计8Kx8位的存储器。其中固化区2Kx 8 位，可选EPROM芯片为每片2Kx 8位，随机读写区6Kx 8位，可选SRAM芯片为2Kx 4位。CPU给出16位地址A15～A0，双向数据总线D7-D0，读写控制线R/W，另有控制信号MREQ，低电平时允许存储器工作。在编址空间中随机读写区占低6K，固化区占高2K。请设计并画出存储器逻辑图，并注明地址分配与片选逻辑。
3．设一处理器的数据通路图如后所示，整个数据通路采用单向总线结构，寄存器采用寄存器结构。 试根据此图拟出
（1） MOV (R1)+， X(R0 )指令的执行流程图。（指令的第一个地址码是目的） （2） DT1的操作时间表。
移位器ALU117，Y，用原码一位乘法求x . y请写出过程。结果用原码表示。 1616内总线R0R1ABDBCBMARMBRIRPCSPPSW控制逻辑MI/OABR2R3R0~R3 R0~R3C D C DSP PC PSW MBRCD 本题3页，本页为第3页 教务处试题编号：